Réseaux de communication sur puce Mesh & Torus

Etude, conception et évaluation des performances

Les communications internes aux systèmes sur puces ou SoC (System-on-Chip) augmentent en même temps que la complexité de ces systèmes.

Or les solutions actuelles à base de bus ne satisfassent plus les besoins des concepteurs.

Il faut donc désormais étudier des solutions à base de réseaux embarqués gérant dynamiquement plusieurs communications en parallèle.

C’est dans ce cadre que s’inscrit ce travail qui a pour objectif de concevoir un réseau sur puce permettant à un nombre d’IPs (Intellectual Proprety) de bien communiquer entre eux dans un SoC.

L’accent a été mis sur les points clés relatifs à un NoC (Network-on-Chip) afin de concevoir un switch en vue de l’intégration dans un réseau en topologies : maillée et 2D-Torus.

Le switch conçu, décrit en VHDL au niveau RTL, a été simulé dans le cas des topologies 2D-Mesh et 2D-Torus (2x2), (3x3) et puis (4x4).

Un SoC basé sur l’architecture NoC (3x3) a été implémenté et évalué.

La méthodologie de conception utilisée est basée sur VHDL comme langage de description.

La simulation et la synthèse jusqu’au placement et routage ont été réalisées avec une technologie AMS 0.35 µm.