Reconfiguration Dynamique des deux Niveaux Caches L1 et L2
MPSoC A Architecture Homogène
La hiérarchie mémoire contribue largement à la consommation énergétique des MPSoC (Multi-Processors-System-On-Chip).
Dans ce Livre, nous présentons une technique de réglage de deux niveaux de caches (nommés L1 et L2) basée sur une exploration intelligente des paramètres du cache : taille totale, taille de la ligne et l'associativité.
L'objectif principal est d’y trouver les meilleures configurations (L1 & L2) associées à chaque intervalle de l’application embarquée.
Nous validons notre approche en utilisant un ensemble de programmes de test de la famille des MiBench et Spec2006 sur des outils de simulation d’architectures de systèmes multi-cores.
Asmaa Bengueddach Docteure en sciences informatiques à l'Université d'Oran 1 (Algérie).
Maître de conférences au niveau du département d'informatique à l'Université d'Oran 1.
Fiche technique
- Auteur
- Asmaa Bengueddach
- Langue
- Français
- Éditeur
- Presses Académiques Francophones
30 autres produits dans la même catégorie :
Voir toutIntroduction à l'informatique
- Nouveau
MISE EN PLACE D'UN SYSTÈME DE COMMUNICATION VOIP DANS UNE ENTREPRISE
- Nouveau
Aide mémoire pour bien défendre son Travail de Fin de Cycle en MERISE
- Nouveau
Comment gagner 1000 dollars par jour sur internet ?
- Nouveau